当电路板的设计,边界扫描兼容设备被组织成“链”。扫描链构成了板级和系统级的测试,可以检测和诊断引脚层次的结构性缺陷,如开路和短路的基础。边界扫描描述语言的BSDL,被广泛用于在 IEEE1149.1/JTAG的方案实例应用中,其作为准确和有用的资料供边界扫描功能的设备定义。通过这种方式,该芯片可以被纳入一个设计,它的功能用在最有效的方式充分。本文将以alter公司的EPM7160SL84芯片为例,结合SCANWORKS软件来描述BSDL文件在测试中的...
作者:王圣辉; 陆锋; 苏洋; 张凯红 期刊:《电子测试》 2019年第21期
随着集成电路技术快速发展,芯片的集成度和密度越来越大,体积和功耗越来越小,IC领域提出了一种新型的超摩尔定律的芯片设计思路——系统级封装(System in Package,SiP)。要在有限的芯片管脚下完成对整个SiP电路系统的测试变得极具挑战,急需寻求一种新的测试方法。为此,文中提出了一种基于边界扫描测试方法,在严格遵循紧凑性和完备性的指标下,通过对现有自适应算法中快速生成测试矩阵算法的优化,完成SiP芯片的互连测试。对比分析优...
作者:张昊 期刊:《信息技术与网络安全》 2017年第02期
为满足大规模数字电路系统测试、故障诊断的需要,可测性(DFT)设计已成为大规模数字电路系统设计中不可或缺的重要组成部分。结合边界扫描测试原理和大规模数字电路系统的主要特点,研究DFT实现的技术途径,并将其用于某大规模数字电路系统的设计中。实现了该大规模数字电路系统的一键式互连故障诊断及可扫描网络准确定位,有效简化了测试复杂度。
作者:郭永振; 周润松; 翟艳芬 期刊:《网络空间安全》 2011年第02期
测试数据获取是嵌入式软件测试的关键技术,其准确性、实时性和可靠性对测试质量有决定性影响,嵌入式软件测试需要根据软件特性和测试要求对数据获取方法进行定制设计。针对侵入式的软件插桩测试技术,着重研究了硬件采集、硬件收发、纯软件方式的插桩实现过程,对非侵入式的边界扫描技术和虚拟仿真技术的数据获取原理进行了分析,并提出了嵌入式开发测试一体化集成应用和全生存周期嵌入式软件开发、测试与管理的思想,指出了嵌入式软件...
作者:刘峰; 梁勇强 期刊:《玉林师范学院学报》 2005年第05期
随着集成电路的规模不断增大,集成电路的可测性设计正变得越来越重要.综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法,并分析比较了这几种设计方案各自的特点及应用策略.
扼要介绍边界扫描测试技术的发展、IEEE1149系列测试标准及其影响
作者: 期刊:《工业和信息化教育》 2005年第06期
IDT^TM公司(Integrated Device Technology,Inc;纳斯达克上市代号:IDTI)今天宣布推出可编程时钟发生器新系列。新器件使基于EEPROM的可编程序平台从上一代IDT可编程时钟以及增强的,多相位锁相环路(PLL)架构更容易为客户提供通用性和高性能的完美组合。该产品符合IEEE 1149.1a的JTAG端口编程和边界扫描规范,体现了该公司为满足设计师和生产商需求提供定时器件的承诺。新的可编程时钟发生器的性能和特点使之广泛适用于通信、数...
作者:陈晓梅; 孟晓风 期刊:《航空电子技术》 2005年第04期
随着航电系统越来越依赖于复杂的电子系统,以及电子产品的微型化,测试成为解决航电系统可靠性和维修性的关键.在分析基于标准测试总线的测试性技术的标准体系之后,介绍了将边界扫描技术应用于板级测试,系统级测试以及产品现场维护的测试性设计的一种方法.
作者:张国栋; 朱平云; 曲晖; 陈望达; 刘开辉 期刊:《海军航空工程学院学报》 2005年第01期
阐述了JTAG技术的采用给电路板的可测试性带来的改善,从设计方法、优化策略以及实现技术等几个方面,讨论了利用边界扫描技术进行电路板的可测试性设计.
作者:蔡慧敏; 赵秀丽 期刊:《海军航空工程学院学报》 2004年第01期
在介绍边界扫描测试基本原理的基础上,讨论了基于PC机的边界扫描测试系统的设计及其原则,包括总线、软件、测试生成算法等问题.
作者:杜呈透; 王让定; 叶富乐 期刊:《宁波大学学报·理工版》 2005年第01期
利用边界扫描技术可以很好地解决在传统实验设备中的测试问题,增加设备的可维护性.在研究边界扫描技术的基础上,提出了可行的设备测试方法,并在部分实验室得到了应用.
作者:毕伟镇; 杜舒明 期刊:《计算机测量与控制》 2017年第11期
为解决因雷达数字化、高速化发展引起的测试和诊断技术难题,提出了基于边界扫描的雷达嵌入式测试和诊断方案,介绍了系统的硬件架构和软件设计;该方法可以在雷达系统正常执行任务期间,实时检测数字集成电路的故障,并将故障定位到芯片引脚;对低速数字信号,可以采集完整的信号波形;对较高速度的数字信号,可以通过多次采集和统计分析的方法提取故障特征;该方法已通过试验验证。
作者:雷加; 尹爱晖 期刊:《计算机测量与控制》 2005年第08期
IEEE1149.4标准(DOT4)为解决数模混合电路的边界扫描测试提供了有效的方法,对于数模混合差分电路的互联测试,一直是数模混合电路中互联测试的重点之一,介绍了一种基于此标准的差分互联电路的测试方法以及差分模拟边界扫描单元的应用,对混合差分电路实现了简单互联和扩展互联的边界扫描测试,从而提高了差分电路互联测试的能力.
作者:王炎辉; 何仑; 杨松华 期刊:《计算机测量与控制》 2005年第06期
随着集成电路复杂性的提高和SOC系统的出现,电路测试的难度也在不断增大,测试问题已经成为SOC设计的瓶颈.在研究了现存的测试控制结构后提出了基于核设计的SOC测试控制结构,它以边界扫描控制体系为基础,融合多种测试控制方法,支持不同类型的IP核进行测试.从而解决了SOC测试中控制部分的一些问题.
作者:柳颖; 徐小杰 期刊:《舰船电子工程》 2019年第07期
针对某引俄指控电路板中大量采用集成度很高的芯片,传统的测试方法无法进行测试与诊断的问题,运用边界扫描技术开发高集成度、高性能的PCB板的TPS,详细阐述了该系统中典型电路板的测试分析。
IDT公司日前宣布推出可编程时钟发生器系列。新器件符合IEEE 1149.1a的JTAG端口编程和边界扫描规范,适用于通信、数字消费和工业市场。
设计和实现了一个基于边界扫描的通用通路测试平台,在某大型计算机系统和嵌入式应用系统中得到了应用.简述了边界扫描机制的工作原理,描述了该平台的软件结构和通路测试算法,并介绍了系统的应用情况.
作者:周红; 陈晓东 期刊:《电子与封装》 2005年第08期
本文针对一款应用于大规模集成电路的CMOS高频锁相环,基于边界扫描技术进行了可测性设计.详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试,给出了详细的测试电路和测试方法,仿真结果表明该方法有效可行.
随着集成电路的规模不断增大,集成电路的可测性设计正变得越来越重要.综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法,并分析比较了这几种设计方案各自的特点及应用策略.
作者:房子成; 李桂祥; 杨江平; 张贤志 期刊:《半导体技术》 2005年第10期
随着VLSI电路的广泛使用,复杂PCB板上的开路、桥接和固定逻辑故障的比例逐渐上升,可测试性明显下降.边界扫描互连网络测试技术是检测PCB板固定故障的一种有效方法.通过建立互连网络故障的模型,分析了互连网络测试的原理,提出互连网络自动测试实现方法.实验表明,该方法可以有效地实现互连网络故障的测试,对边界扫描技术的应用具有一定的参考价值.