中国集成电路杂志 部级期刊

信息产业部全国信息技术应用工作会议提出：全面落实科学发展观实现产业与应用和谐发展

刊期：2005年第12期

信息产业部在重庆市召开了2005年全国信息技术应用工作会议.信息产业部部长王旭东、副部长娄勤俭、国务院信息化工作办公室副主任陈大卫、重庆市人民政府常务副市长黄奇帆等领导出席了会议,并做了重要讲话.

联合，创新，再上新台阶

作者：王芹生 刊期：2005年第12期

中国集成电路设计业刚刚跨越初创的十年.十年来,中国集成电路设计业从无到有,从小到大,从唯有的一家以设计自有集成电路产品为主的设计公司发展到由421家设计企业组成的产业群.

台积电上海 总经理赵应诚先生谈：IC设计公司的成长道路

作者：王正华（整理） 刊期：2005年第12期

作为全球专业集成电路制造服务业的先行者与领导者,台积电面对中国大陆的广阔市场,面对正在迅速发展的内地IC设计公司,以及大量充裕的人力资源;跨过海峡向内地发展应该是顺理成章的事情.台积电早在2001年就在上海设立办事处,考察大陆的经营环境与市场.后来经过一番努力,于2003年在上海正式成立公司,从事芯片的生产与销售.初期投资11.12亿美元,即...

全球晶圆代工业面临更大的挑战

作者：莫大康 刊期：2005年第12期

曾几何时，业界许多权威人士，如张忠谋等都认为晶圆代工业将高于正常工业的发展速度一倍，即约以20％的年均增长率进步。但是2005年全球代工业的表现却令业界失望，预计将持平或微升。台湾资讯时报最近有一句评论，称“老大吃肉，老二喝汤”。

征稿启事

刊期：2005年第12期

国内要闻

刊期：2005年第12期

我国IC行业高端清洗剂产业实现零的突破，北京时代民芯科技有限公司成立，德芯电子昆山项目工程举行开工奠基仪式，中兴选择ADI的SoftFone—LCR芯片组，TI与TCL合力打造低成本手机解决方案，Mentor Graphics宣布与中兴达成合作协议，芯原和中芯国际共同0．13微米半导体标准设计平台，TSMC加入IMEC45纳米及以下芯片工艺研发项目，硅玛特在华征招...

国际要闻

刊期：2005年第12期

XILINX推出FPGA行业第一份应用优化解决方案路线图，FreescaIe和Cadence签署合作协议，XILINX推出用于多媒体、视频和成像应用的最高性能DSP解决方案，Broadcom新的千兆以太网交换机，卡西欧-日立采用Spansion NOR闪存，Broadcom新的安全处理器，凌特推出新的电源模块产品线，SiIicon Labs推出GSM／GPRS手机的全集成单芯片手机。

市场要闻

刊期：2005年第12期

2005中国泛网论坛助澜数字家庭新风潮，第一届“飞思卡尔”杯全国大学生智能汽车邀请赛06年报名在即，知识产权和竞争力讲座在深圳胜利召开，中国最大电子交易市场进军华东，05年大陆与台湾机顶盒的产量将超过2，800万台，73％的中国大陆及台湾电子工程师在设计中使用0．18微米的制程技术，GE将向半导体设备制造商提供定制芯片加热器总成。

基于0．18 CMOS工艺6bit 1GHz全并行型模数转换集成电路设计

作者：沈志远; 孟桥 刊期：2005年第12期

本文介绍了一种6bit 1GHz低电压全并行型模数转换集成电路的设计。通过对各个模块分别进行优化，并采用数字纠错和输出格雷码编码技术，10MHz输入信号在1GHz采样时有效位可达5．3bit。工作电压1．8v，最大采样速率1GHz。仿真结果表明，积分非线性和微分非线性的最大值分别小于0．4LSB和0．2LSB，1GHz采样时功耗约为500mW。芯片有源区面积0．5mm^...

整合多IP的SOC芯片验证的挑战和思路

作者：刘劲松; 林涛 刊期：2005年第12期

本文以一个整合了ARM核和多DSP核等IP的多媒体处理SOC芯片的验证项目为背景,介绍了项目中所采用的以覆盖率为目标,以随机验证为基础,自底向上的验证方法.文中结合了项目中的典型案例,针对SOC设计的特点,着重分析了如何建立带有完备的自检测功能的SOC验证环境和如何确立SOC验证功能点,即验证重点这两个随机验证工作中的难点.

电子系统级（ESL）设计：越早开始越好

作者：Bassam; Tabbara 刊期：2005年第12期

功能更繁杂的设计需求,更短的上市时间,国际市场竞争的加剧,不断增加的成本压力使高质量的电子系统设计变得越来越复杂和困难,而这种趋势看起来还在加速.从应用概念到硅片实现的过程已经不能仅仅靠工程师聪明的大脑来完成,而更需要依赖于严格完善的设计方法学.电子系统级(ESL,Electronic System Level)设计正在从学术研究的课题变成业界广为接受...

低成本PLL倍频器的ASIC设计

作者：马芝 刊期：2005年第12期

该芯片是采用最廉价的方式实现从一个低成本的石英晶振输入产生一个高质量的、高频率的时钟输出.利用锁相环(PLL)技术,采用低成本的CMOS加工工艺加工成价格低廉的ASIC.该芯片可实现高至160MHz的频率输出,并通过可编程的方式调整片上ROM,可获得多种不同的倍频比例,输出多种不同的频率值,芯片设有时钟输出使能端,可方便的与MCU系统相配合.

ASIC设计流程和方法

作者：王永清; 王礼生 刊期：2005年第12期

ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计,并且一次性流片成功,这需要一个成熟的ASIC的设计方法和开发流程.本文结合NCverilog,DesignCompile,Astro等ASIC设计所用到的EDA软件,从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法,介绍了在编码设计、综合设计、静态时...

新一代半导体器件参数的比例差值谱系统

作者：纪志罡; 靳磊; 许铭真; 谭映; 王国林; 马进元 刊期：2005年第12期

1.引言 随着大规模集成芯片上的器件尺寸的微型化,为了解决微小尺度的各种功能器件关键参数的直接提取及建立一种在线的综合检测与分析技术,半导体器件参数比例差值谱系统运用了一种新的数据处理运算概念,即比例差值算符,揭示了元器件的另一种本征特性--比例差分特性.

一种改善晶片几何参数的研磨技术

作者：常美茹; 林键 刊期：2005年第12期

研究表明,研磨工艺对改善半导体晶片几何参数非常关键.本文提出了一种在研磨工艺中采用多组厚度递减的游星片和晶片翻面的方法,有效地改善了晶片的几何参数.