摘要：随着半导体器件特征尺寸的不断微缩（Scaling）,大量的新材料、新技术、新工艺以及新结构在集成电路的设计和制造中不断涌现。本文对近年来在100纳米以下半导体逻辑电路中普遍使用的栅层叠技术（gate stack）进行简要介绍,包括栅氧化层、氧化层的掺杂、掺杂元素的激活以及栅电极生长的集成工艺技术。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社