作者:胡林彦; 沈毅 期刊:《华北理工大学学报·自然科学版》 2005年第01期
分析了解释PTC现象的几个经典的理论模型,概要介绍了PTC理论及其相关理论研究的进展情况.
研究有受主态扩散层的Schottky势垒型半导体陶瓷的晶界势垒.通过建立简化模型,引入参数K(扩散层内与耗尽层内的正空间电荷浓度之比),讨论晶界势垒随受主态扩散浓度和扩散深度的变化规律,得出有助于理解扩散工艺对器件性能影响的结论.
作者:臧国忠; 王晓飞; 李立本; 王丹丹 期刊:《功能材料》 2018年第04期
通过传统陶瓷制备工艺制备了SnO2-Zn2SnO4陶瓷复合物,与某型号商用SrTiO3压敏-电容双功能陶瓷对比了电学性能。结果显示,尽管二者的压敏电压均低于10V/mm,但SnO2-Zn2SnO4陶瓷具有较为优越的电学非线性性质,其非线性系数达到7.6,漏电流仅为56μA/cm2。40Hz时,SnO2-Zn2SnO4陶瓷的相对介电常数为2×104,低于SrTiO3的9×104,同时,SnO2-Zn2SnO4陶瓷的介电损耗要高于SrTiO3,且随着频率的升高急剧降低。通过对比研究,SnO2-Zn2SnO4陶瓷具有潜...
作者:张永强; 苏文斌; 程杰 期刊:《枣庄学院学报》 2007年第02期
通过电容-电压(C-V)测试,测量得到了TiO2WO3压敏电阻的晶界势垒高度以及施主浓度等参数,测试结果显示99.75mol%TiO2+0.25mol%WO3的样品势垒高度咖为0.51eV,施主浓度Nd为1.62×10^25/m^3.类比ZnO压敏材料,本文认为晶界处吸附的O^-、O^2-是形成晶界势垒的主要原因.
作者:侯娟; 郑毓峰; 董有忠; 匡代洪; 孙言飞; 李强 期刊:《物理学报》 2006年第12期
采用离子注入技术对近距离升华制备的CdTe薄膜进行Er^3+掺杂研究.讨论了不同掺Er^3+浓度对CdTe薄膜的结构和光电性能的影响.利用X射线衍射仪、扫描电子显微镜、紫外-可见分光光度计、霍耳效应测试系统和复阻抗分析仪对样品进行测试.结果表明,适当的掺杂量可以改善CdTe薄膜的结晶性能,降低晶界势垒高度。提高其导电性能.在一定掺杂范围内掺Er^3+对CdTe薄膜的光能隙影响不大.
作者:何俊刚 陈环 王莉 刘志宇 傅刚 期刊:《电子元件与材料》 2009年第12期
以二水合醋酸锌为原料,采用sol-gel法在石英衬底上制备了ZnO薄膜。用AFM观察表面形貌,通过测量真空条件下不同温度热处理后薄膜的I-V特性,拟合计算晶界势垒高度。研究了热处理温度对ZnO薄膜性能的影响。结果表明:经650℃热处理制备的ZnO薄膜样品具有较佳性能,结构均匀致密,粒径分布为20-32nm。在10V偏压和1.24×10^-3W/cm^2光强下,紫外光灵敏度为43.95;无光照条件下晶界势垒高度为0.079eV。紫外光照使晶界势垒高度下降...