摘要：设计以FPGA为数字平台,利用VHDL语言在FPGA中设计出了DDS器件,并将其封装成IP核。文章详细介绍了系统各部分软件和硬件的实现,着重对DDS的设计过程、工作原理及其输出信号的性能进行了分析;对DDS IP核的形成,累加器的设计与实现等问题进行了比较系统的研究。整个系统可以实现1Hz～10MHz的正弦波,三角波,方波的输出,其最小步进频率可以达到1 Hz。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社