摘要：介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真．分析洗衣机每个洗衣步骤，抽象出加水、洗涤、漂洗、甩干等状态，建立有限状态机，并确定状态机的状态转换条件和输入输出信号；利用Verilog HDL硬件描述语言进行模块代码开发设计；通过Quarters II软件和Modelsim软件进行编译和仿真，产生相应的仿真波形，以直观的形式辅佐结论.利用现场可编程门阵列（Field Programmable GateArray，FPGA）教学实验箱进行功能验证，结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制，具有很强的实用性．

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社