摘要:JESD204B协议的广泛运用以及其带来的好处,为雷达接收机提高集成度实现高速采集提供了可能。介绍了采用基于JESD204B协议的AD9680 ADC与可实现ESD204B协议数据帧解码的FPGA的高速雷达数字接收机的设计,简述了该接收机的系统架构,详细地阐述了数据帧解码的软件设计以及结合FPGA逻辑分析软件Chipscope和Matlab程序对系统的指标进行测试。
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
热门期刊服务
相关文章
影响因子:0.34
期刊级别:省级期刊
发行周期:月刊
期刊在线咨询,1-3天快速下单!
查看更多>
超1000杂志,价格优惠,正版保障!
一站式期刊推荐服务,客服一对一跟踪服务!