摘要：介绍了一种基于FPGA的RISC的设计方法。该方法以Ahera公司的QuartusⅡ为开发平台，通过编写Verilog HDL语言完成所有模块的RTL模型的建立，并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了QuartusⅡ软件的功能，验证了FPGA设计RISC的可行性。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社