首页 期刊 世界电子元器件 基于CPLD的通用PCI扩展总线桥设计 【正文】

基于CPLD的通用PCI扩展总线桥设计

作者:汪安东 西安电子科技大学电子工程学院
cpld   pci总线   veriloghdl   扩展总线桥   时序状态机  

摘要:本文阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,最后给出了PCI扩展总线桥的仿真时序图.

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社