摘要：基于数据传输系统带宽越来越大,数据传输过程中发生错误的概率也越来越高,设计用于检错和纠错的校验码产生模块是非常必要的。完成一种可配置的并行CRC运算模块的设计,数据长度和CRC运算版本皆可进行配置,在一个时钟周期内即可并行计算得到CRC校验结果。首先通过线性反馈移位寄存器实现了串行CRC计算模块,然后结合查表法多次例化串行CRC计算模块、并将上次运算结果作为本次运算的初值实现了可并行运算的CRC校验码计算模块。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社