摘要：提出了一种位同步时钟信号的提取方案。该方案具有同步速度快、实现简单等特点，可用于异步串行通信的发送接收等。文中据此方案设计了其位同步时钟提取电路，给出了采用VerilogHDL语言编写的基于CPLD的具体程序实现代码，最后给出了该电路的具体程序及仿真结果。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
热门期刊服务
相关文章
影响因子：--
期刊级别：省级期刊
发行周期：月刊
期刊在线咨询，1-3天快速下单！
查看更多>
超1000杂志，价格优惠，正版保障！
一站式期刊推荐服务，客服一对一跟踪服务！
