摘要：在高速并联数字接口的设计中,如DDR接口,SimultaneouslySwitchingNoise(SSN)可能会引起系统的噪声或时序裕量的减小,从而影响系统性能,故是一种需要认真分析的现象。在分析中,PISI仿真常用的I/OBufferInformationSpecification(IBIS)模型并不能表征SSN导致的抖动,而通常的SSN分析方法是使用I/O的Spice模型进行系统级的仿真,其往往存在仿真时间极长、仿真收敛困难的问题。在本文中,IBISPlus模型被产生和验证,并应用到了对DDR接口的SSN和抖动分析中。结果表明,IBISPlus模型具有仿真精度高、仿真时间短、仿真收敛性好的优点,其为高速数字接口的SSN和抖动分析提供了一种新的高效可靠的的方法。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社