首页 期刊 中国集成电路 一种高电源抑制比低噪声快速启动的CMOS带隙基准电路设计 【正文】

一种高电源抑制比低噪声快速启动的CMOS带隙基准电路设计

作者:来新泉; 刘鸿雁; 魏荣峰 西安电子科技大学电路CAD所
电源抑制比   带隙基准   cmos   电路设计   低噪声  

摘要:针对集成稳压器、射频电路等对精密电压基准的需求,本文设计了一款新型CMOS带隙基准电路.在降低高频噪声,增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC滤波电路限制基准启动速度的问题.采用Hynix 0.5μmCMOS Hspice模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5μVrms,电源抑制比(PSRR)为100dB左右,启动时间在100μs以内.

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

学术咨询 免费咨询 杂志订阅