杂志简介：《微电子学》杂志经新闻出版总署批准，自1971年创刊，国内刊号为50-1090/TN，是一本综合性较强的电子期刊。该刊是一份双月刊，致力于发表电子领域的高质量原创研究成果、综述及快报。主要栏目：电路与系统设计、半导体器件与工艺、产品与可靠性、测试与封装
杂志简介：《微电子学》杂志经新闻出版总署批准，自1971年创刊，国内刊号为50-1090/TN，是一本综合性较强的电子期刊。该刊是一份双月刊，致力于发表电子领域的高质量原创研究成果、综述及快报。主要栏目：电路与系统设计、半导体器件与工艺、产品与可靠性、测试与封装
作者：陈良; 刘涛; 雷郎成; 胡永贵; 王育新 刊期：2019年第04期
空间辐射对电子系统的损伤是航天设备发生故障的重要因素。A/D转换器是航天电子系统的关键器件之一,其抗辐射性能将直接影响航天设备的整体性能。基于标准0.35μm CMOS工艺,设计了一种流水线型14位A/D转换器,从总体架构、关键核心单元、版图等方面进行抗辐照设计。辐照测试结果表明,该A/D转换器的抗总剂量能力达到1.0 kGy(Si),抗单粒子闭锁阈值达...
作者：王梦海; 张春茗; 严展科 刊期：2019年第04期
提出了一种应用于低压低功耗电路的新型电流镜运算放大器。该运算放大器在传统电流镜运算放大器结构的基础上,在输入级增加电流复用模块,在输出级增加动态调控单元,提升了电路的增益和摆率,且不产生额外的静态功耗,不影响电路的稳定性。在UMC 28 nm CMOS工艺下进行设计和验证。仿真结果表明,在1.05 V电源电压下,与传统电流镜运算放大器相比,该运...
作者：杜以恒; 何常德; 张文栋 刊期：2019年第04期
设计了一种应用于微电容超声换能器(CMUT)的高增益、低噪声跨阻放大器。采用调节型共源共栅结构作为跨阻放大器的输入级,实现了低输入阻抗、宽频带,有效隔离了CMUT的静态电容和输入寄生电容对带宽的影响。输出级采用两级反相放大器,实现了高增益,提高了带负载能力。基于GF 0.18μm CMOS工艺,电路采用Cadence Spectre软件进行仿真。结果表明,低频...
作者：唐人杰; 王卡楠; 周小川; 桂小琰 刊期：2019年第04期
采用45 nm SOI CMOS工艺,设计了一种带有自适应频率校准单元的26~41 GHz锁相环。该锁相环包括输入缓冲器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、高速时钟选通器、分频器和频率数字校准单元。采用了基于双LC-VCO的整数分频锁相环,使用了自适应频率选择的数字校准算法,使得锁相环能在不同参考时钟下自适应地调整工作频率范围。仿真结果表...
作者：刘琨; 李铁虎; 张俊安 刊期：2019年第04期
介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工艺,根据各单元电路相位噪声的典型数据,对锁相环的输出相位噪声和等效时钟抖动等参数进行了仿真。结果表明,电...
作者：刘雨婷; 刘兴辉; 孙嘉斌; 李威; 王绩伟 刊期：2019年第04期
设计了一种具有上电启动功能的差分环形压控振荡器(VCO),该电路可作为时钟产生模块应用于SoC中的高速锁相环(PLL)。该VCO采用全差分延迟结构,可更好地抑制来自电源的共模噪声。增加了使控制电压变化可控的上电启动电路,便于控制PLL中环路开启次序,缩短PLL锁定时间,为延迟单元提供适当的初始偏置和起振条件。基于GF 28 nm标准CMOS工艺进行电路设...
作者：张陶 刊期：2019年第04期
介绍了一种跨导线性化的宽带压控振荡器,由谐振腔电路、偏置电路、可编程电容阵列组成。提出一种通过电容隔直将有源器件进行交叉耦合的谐振腔结构,实现了有源器件的跨导线性化,大幅减小了有源器件自身的固有噪声,改善了压控振荡器的相位噪声特性。通过可编程电容阵列电路,可在压控振荡器内进行频率调节,扩展了振荡频率范围。测试结果表明,压控...
作者：徐雷钧; 孙春风; 李芹; 白雪 刊期：2019年第04期
基于TSMC 65 nm CMOS工艺,设计了一种工作在300 GHz的高增益、3阶谐波混频器。在谐波混频器中,提出将射频电感与接收天线设计为一体的新思路,不仅避免了二者之间的匹配,还减小了芯片尺寸。该谐波混频器包括片上天线、混频模块、IF放大器等。仿真结果表明,片上环形天线的谐振频率点在300 GHz附近,射频电感在300 GHz附近为21.9 pH,混频模块的转换...
作者：曹志远; 何进; 李海华; 王豪; 常胜; 黄启俊 刊期：2019年第04期
基于130 nm CMOS工艺,设计了一种24 GHz工作频率的单刀双掷(SPDT)开关。该开关基于π型阻抗匹配网络,将浮体技术和堆叠晶体管结构应用于开关的并联臂、串联臂,实现了低插入损耗、高隔离度和高线性度。仿真结果表明,该SPDT开关的插入损耗S21的-1.5 dB带宽为20~26 GHz。在20~26 GHz频率范围内,输入回波损耗S11小于-18 dB,输出回波损耗S22小于-17 dB...
作者：王晓蕾; 聂家谊; 庄则敬; 邓红辉 刊期：2019年第04期
设计了一种用于AMOLED驱动芯片的多模式高效低纹波电荷泵。该电荷泵通过模式选择,使输出电压可配置,实现多模式功能。针对电压建立和模式切换过程中电荷损耗的问题,利用初始化电路和电压检测电路来保证电荷泵中电荷单向传输,同时利用衬底选择开关来解决电荷泵的体效应问题,提高了电压转换效率。采用双边对称的泵电路结构,减小了输出电压纹波。采...
作者：罗明聪; 张涛; 关汉兴 刊期：2019年第04期
针对零中频接收机的直流偏移问题,提出一种利用改进卡尔曼滤波器进行直流偏移消除的新方法。在高斯信道以及瑞利衰落信道下,采用标准dPMR协议基带信号进行Matlab仿真,得到最优的卡尔曼滤波器参数,并给出相应的FPGA电路结构。分析了应用该方法后接收信号的眼图和估计误差均方差等性能。仿真结果表明,该方法能有效地减小直流偏移对系统性能的影响...
作者：张旬; 林志贤; 姚剑敏; 郭太良 刊期：2019年第04期
在连续导通模式下,图腾柱无桥拓扑结构功率因数校正器(PFC)的损耗非常大,导致拓扑结构的效率降低,在输入电压过零点处电流容易发生畸变。针对此问题,提出了一种改进的过零点控制方法。将输入电压过零时段划分为两个控制阶段,即高频桥臂主开关管完成软启动,采用双极控制方法有效校正输入电流,使其跟随输入电压。搭建一台1 kW实验样机,并利用DSP开...
作者：付东兵; 焦阳; 徐洋洋; 邱雅倩; 姚亚峰 刊期：2019年第04期
行业新标准JESD204B支持高达12.5 Gbit/s串行传输速率,是解决数据转换器与逻辑器件之间高速数据传输问题的主流接口。采用四字节并行处理方案实现了JESD204B协议接收端数据链路层电路,完成协议功能的同时将电路工作时钟频率由1.25 GHz降低到312.5 MHz,使其能在CMOS工艺下使用标准数字电路设计流程实现。将Verilog HDL实现的电路与XILINX JESD204...
作者：金东强; 万书芹; 陶建中; 盛炜 刊期：2019年第04期
针对串行加解扰电路存在功耗大、数据处理速度慢、串行扰码需要较高时钟频率等问题,提出了一种基于JESD204B协议的新型并行加解扰电路,通过由矩阵推导出的算法实现32位数据并行加扰/解扰。使用Verilog HDL对电路进行RTL级设计,并通过Cadence公司的NCVerilog软件进行验证。结果表明,该电路能够正确实现加解扰功能,并且可以使用312.5 MHz的时钟处...
作者：黄正峰; 卢康; 郭阳; 徐奇; 戚昊琛; 倪天明; 鲁迎春 刊期：2019年第04期
提出了12管低功耗SRAM加固单元。基于堆叠结构,大幅度降低电路的泄漏电流,有效降低了电路功耗。基于两个稳定结构,可以有效容忍单粒子翻转引起的软错误。Hspice仿真结果表明,与相关加固结构相比,该结构的功耗平均下降31.09%,HSNM平均上升19.91%,RSNM平均上升97.34%,WSNM平均上升15.37%,全工作状态下均具有较高的静态噪声容限,表现出优秀的稳定性...
