固体电子学研究与进展

固体电子学研究与进展杂志 北大期刊 统计源期刊

Research & Progress of SSE Solid State Electronics

杂志简介:《固体电子学研究与进展》杂志经新闻出版总署批准,自1981年创刊,国内刊号为32-1110/TN,是一本综合性较强的电子期刊。该刊是一份双月刊,致力于发表电子领域的高质量原创研究成果、综述及快报。主要栏目:三维集成射频微系统(专栏)、器件物理与器件模拟、射频微波与太赫兹、光电子学、硅微电子学、材料与工艺、研究简讯

主管单位:中国电子科技集团公司
主办单位:南京电子器件研究所
国际刊号:1000-3819
国内刊号:32-1110/TN
全年订价:¥ 220.00
创刊时间:1981
所属类别:电子类
发行周期:双月刊
发行地区:江苏
出版语言:中文
预计审稿时间:1-3个月
综合影响因子:0.43
复合影响因子:0.29
总发文量:1277
总被引量:2651
H指数:12
引用半衰期:3.7381
立即指数:0.0082
期刊他引率:0.837
平均引文率:7.9426
  • Monte Carlo模拟纤锌矿GaN材料中粒子最终态的确定

    作者:郭宝增; 王志宇 刊期:2005年第03期

    介绍了Monte Carlo方法模拟半导体材料和器件特性使用的三种模型,重点介绍用全带Monte Carlo方法模拟纤锌矿相GaN材料所用的两项关键技术即散射几率计算和能带结构数据库应用问题.提出了确定散射后最终态能量和波矢量的计算方法.根据散射机理和粒子能量的不同,确定最终态的方法有4种.对各向异性的极性光学声子散射,采用分析带模型与全带模型相结...

  • 蓝宝石衬底上AIGaN/GaN HEMT自热效应研究

    作者:杨燕; 郝跃 刊期:2005年第03期

    建立了包含“自热效应”的AIGaN/GaN HEMT(高电子迁移率晶体管)直流I-V特性解析模型。从理论的角度分析了自热效应对AlGaN/GaN HEMT器件的影响,并同已有的实验结果进行了对比,符合较好。证明基于这种模型的理论分析适于AIGaN/GaN HEMT器件测试及应用的实际情况。

  • 不同集电结结构的AlGaInP/GaAs异质结双极晶体管

    作者:李冰寒; 刘文超; 周健; 夏冠群 刊期:2005年第03期

    设计并制备了三种不同集电结结构的AlGaInP/GaAs异质结双极晶体管,计算给出了三种集电结能带结构.通过对三种HBT的直流特性测试表明,NpN型HBT因异质集电结的导带尖峰出现电子阻挡效应;NpiN型HBT集电结引入i-GaAs层能有效克服电子阻挡效应,同时还具有拐点电压Vknee小、开启电压Voffset小、击穿电压BVCEO大等优点,但由于i-GaAs层引入增加了基区电...

  • 周期性缺陷接地结构神经网络训练样本预处理

    作者:金涛斌; 王安国; 丁荣林; 吴咏诗 刊期:2005年第03期

    周期性缺陷接地结构(PDGS)是一种微波电路的周期性"缺陷"结构,存在明显的频率阻带特性.结构尺寸较大的PDGS,传输系数曲线会出现不同程度的微小抖动,为了减小抖动对神经网络训练样本的影响,文中采用最小二乘法和五点三次平滑法对存在不规则抖动的传输系数曲线进行了预处理,并将预处理过的传输系数作为训练样本对神经网络进行训练,结果表明,神经网...

  • 一种高性能CMOS单片中频接收机

    作者:陈浩琼; 李学初; 吴岳 刊期:2005年第03期

    研制了一种CMOS低压低功耗中频接收机芯片,它包含混频器、限幅放大器、解调器以及场强指示、消音控制等模块,可用于短距离的FM/FSK信号的接收和解调.该接收机采用1st silicon 0.25 μm CMOS工艺,芯片的测试结果表明整机接收灵敏度为-103 dBm,最高输入射频频率可以达到100 MHz,解调器的线性解调范围为±10 kHz,典型鉴频灵敏度为40 mV/kHz,输入FM信...

  • CMOS四路可加权高频模拟开关的设计和研究

    作者:饶源; 朱大中 刊期:2005年第03期

    介绍了一种可对高频信号进行取样、加权、控制、叠加的模拟信号处理开关集成电路,通过两个高宽长比的高跨导NMOS晶体管可实现权值的粗调和微调.该电路采用标准0.6 μm CMOS工艺制造.测试结果表明:该电路的工作频段为50~250 MHz时,导通时最小插入损耗约为-5.0~-10.5 dB,关断时隔离度可达-40.5~-23.4 dB左右;其连续可调的加权动态范围最大值为21...

  • GaAs MMIC的MIM电容Si3N4介质的TDDB评价

    作者:黄云; 钮利荣; 林丽 刊期:2005年第03期

    运用TDDB理论,研究分析了GaAs MMIC的MIM氮化硅电容的导电特性和击穿特性,设计制作了三种对比分析的GaAs MMIC的MIM氮化硅电容结构,通过不同斜率的斜坡电压对氮化硅介质进行了可靠性评价,Si3N4 MIM电容的可靠性与其面积和周长密切相关,介质缺陷是导致电容失效的主要因素.通过不同斜率的斜坡电压获得电场加速因子(γ)预计了10 V工作电压下的Si3N4...

  • 10Gb/s NRZ码时钟信息提取电路

    作者:仇应华; 王志功; 朱恩; 冯军; 熊明珍; 夏春晓 刊期:2005年第03期

    利用法国OMMIC公司的0.2 μm GaAs PHEMT工艺,设计实现了10 Gb/s NRZ码时钟信息提取电路.该电路采用改进型双平衡Gilbert单元的结构,引进了容性源极耦合差动电流放大器和调谐负载电路,大大提高了电路的性能.测试表明:在输入速率为9.953 28 Gb/s长度为223-1伪随机序列的情况下,提取出的时钟的均方根抖动是1.18 ps,峰峰值抖动是8.44 ps.芯片面积为0...

  • 0.6μm CMOS 622 Mb/s 1:4分接器芯片设计

    作者:窦建华; 钱立旺; 王志功; 梁帮立 刊期:2005年第03期

    采用CSMC-HJ 0.6 μm CMOS工艺设计,可用于光纤通信系统中工作速率为622 Mb/s的1∶4分接器.分析和设计了分接器的系统结构和单元电路,采用SmartSpice进行了仿真.整个电路采用5 V单电源供电,功耗为1.1 W.测试工作速率和各项技术指标达到相应标准.

  • 基于标准CMOS工艺的光敏传感单元结构的研究

    作者:周鑫; 朱大中; 孙颖 刊期:2005年第03期

    基于0.6 μm标准N阱CMOS工艺,研究了光敏管的结深及其侧墙结构对有源感光单元的感光面积百分比、光电响应信号幅值、感光灵敏度以及感光动态范围等参数的影响.研究了包括传统N+/P衬底的光敏管结构,以及网格状N+/P衬底,N阱/P衬底,网格状N阱/P衬底,P+/N阱/P衬底的光敏管结构.测试结果表明,不同深结深的光敏管结构,可以将器件感光灵敏度提高8~16.5 ...

  • CMOS图像传感器用像素级双采样存储技术

    作者:裴志军; 国澄明; 姚素英; 赵毅强 刊期:2005年第03期

    多次曝光技术是扩展CMOS APS图像传感器动态范围较为有效的方法,但多于两次的曝光,信号处理复杂,使传感器的帧频受到限制,而像素级双采样存储技术将两次曝光采样及图像组合处理在像素内实现,在获得高动态范围的同时,可有效提高图像实时处理的速度,并且可以工作于高速同步曝光模式.

  • 光电耦合器的结构设计及封装胶特性分析

    作者:田浦延; 陈蒲生 刊期:2005年第03期

    研究了光电耦合器的结构设计,分析了光耦器件的两种不同光传输结构,讨论了重要参数CTR和BV随绝缘距离的变化以及BV与封装尺寸的关系.分析了用于不同光传输结构光耦的内外封装胶特性,对几种不同的封装胶通过光谱测试实验讨论其成分与特性.

  • 开关线型四位数字MEMS移相器

    作者:朱健; 周百令; 林金庭; 郁元卫; 陆乐 刊期:2005年第03期

    介绍了一种基于射频微机械串联开关设计的开关线型四位数字微机电系统(Micro-electromechanical Systems以下简称MEMS)移相器.该移相器集成了16个RF MEMS开关,使用了13组四分之一波长传输线和MIM接地耦合电容,有效地使开关的驱动信号和微波信号隔离,串联容性开关设计有效地降低了开关的启动电压.使用低温表面微机械工艺在360 μm厚的高阻硅衬底上...

  • 并行钱氏搜索电路优化及高速RS译码器设计

    作者:张军; 王志功; 胡庆生; 肖洁 刊期:2005年第03期

    介绍用于光纤通信的速率为2.5 Gb/s的高速RS(255,239)译码器设计.对输入信号中可能出现的超出译码器纠错能力的误码可进行检测判断,保证了误码不扩散.对译码器中大量使用的有限域乘法器进行了优化设计,尤其对并行钱氏搜索电路中的乘法器采用了按组优化设计方法,与直接实现方法相比,复杂度降低了45%.该RS译码器已用FPGA进行了功能验证,并用TSMC 0...

  • 变参数RS译码器IP核的实现

    作者:陈启亮; 余宁梅; 刘高辉 刊期:2005年第03期

    设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码.译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码.该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模.硬件电路采用Verilog HDL进行描述,并在FPGA上进行了验证,同时给出了硬件电...