摘要：本文采用VHDL语言，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法，使用MUX＋plus2集成开发环境进行编辑，逻辑综合自动的把VHDL描述转变门级电路，然后进行渡形仿真，最后通过编程电缆将所设计的内容下载到CPLD器件中．最终实现了电子钟的设计。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
热门期刊服务
影响因子：0.51
期刊级别：部级期刊
发行周期：半月刊
期刊在线咨询，1-3天快速下单！
查看更多>
超1000杂志，价格优惠，正版保障！
一站式期刊推荐服务，客服一对一跟踪服务！
