摘要：本文讨论由Matlab生成VHDL代码的原理，并介绍了利用System Generator及DSP Builder将Simulink模型转换为VHDL代码的方法。这样设计者可以利用Simulink高层次的设计仿真工具进行系统级设计，有助于在设计早期发现错误和应对系统复杂性不断增加的挑战，使用集成转换工具能够方便地进行VHDL代码的生成并进行硬件测试，极大地提高了设计效率。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社