摘要：阻塞赋值与非阻塞赋值语句作为verilogHDL语言的最大难点之一，一直困扰着FPGA设计者，而其中的错误又隐晦莫测，理解不透彻会直接导致运用不当，使设计工程达不到预期效果，而排错又相当麻烦。阻塞赋值与非阻塞赋值语句既血脉相连，又有本质的区别。透过原理和实际应用．从不同侧面对阻塞赋值与非阻塞赋值进行剖析，并阐述了阻塞赋值与非阻塞赋值的各自特点及其应用。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社