摘要：随着集成电路特征尺寸进入纳米级，高能粒子造成的软错误已对电路的正常工作构成严重威胁。流水线电路具有工作频率高、时序单元数量多的特点，易受软错误影响。本文对时序单元进行容错性能分析，并结合流水线电路的特点，利用新型容错时序单元结构，提出了一种容软错误的流水线电路设计方案。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
热门期刊服务
影响因子：0.35
期刊级别：部级期刊
发行周期：半月刊
期刊在线咨询，1-3天快速下单！
查看更多>
超1000杂志，价格优惠，正版保障！
一站式期刊推荐服务，客服一对一跟踪服务！
