摘要：集成电路的性能越来越受到互连线间寄生效应的影响，特别是引起互连线跳变模式相关延迟的容性交叉耦合已成为影响线路延迟的一个重要因素。为了提高分层的时序分析方法的准确性，文章引入了局部伪交叉耦合和全局伪交叉耦合的概念，提出了一种利用模块间功能关系识别由于模块间连接产生的全局伪交叉耦合的综合分析方法。实验数据证明了考虑全局伪交叉耦合在提高分层时序验证准确性上的价值。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社