首页 期刊 四川理工学院学报 FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法 【正文】

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

作者:闫海刚; 陈俊 电子科技大学电子工程系,四川成都610054
滤波器设计   资源使用   fpga   fir数字滤波器   硬件实现  

摘要:文章提出了一种新的FIR数字滤波器硬件实现结构.这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用.文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的.

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

学术咨询 免费咨询 杂志订阅