摘要：在QuartusII软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模，该电路具有正常显示（计时）、时间调整（校时）、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述，旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路，又在实例设计中展现出VerilogHDL与C语言编程的不同。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社