作者:鄂长江; 李少甫; 齐艺轲 期刊:《微电子学与计算机》 2019年第11期
为了评估数字电路的软错误敏感性,研究了一种适于FPGA的单粒子多瞬态(SEMT)诱导的组合电路软错误评估方法.考虑脉冲传输过程中受到的电气屏蔽的影响和辐射粒子入射的随机性,控制不同脉宽的SEMT脉冲对所有SEMT故障位置进行故障注入,统计错误结果.实验结果表明,该方法能对单粒子两个及以上瞬态诱导的组合电路软错误敏感性进行分析,得到各故障位置敏感度信息,供电路设计前端参考改进.
作者:黄正峰; 郭阳; 王鑫宇; 戚昊琛; 徐奇; 鲁迎春 期刊:《测控技术》 2019年第11期
现阶段随着CMOS工艺特征尺寸的减小,电路中可能会发生单粒子翻转(Single Event Upset,SEU)的敏感节点之间的距离在不断减小,发生一颗高能粒子引起多个节点同时发生翻转的事件概率正逐渐上升。为了提高电路的可靠性,基于抗辐射加固设计方法,提出了一种能够容忍两个节点同时发生翻转的锁存器。该锁存器以双输入反相器(Double-input Inverter,DI)单元作为核心器件,并且在DI单元之间采用了交叉互联的连接方式,减少了器件个数的使用。与...
介绍了辐射效应,重点讲述了单粒子软错误效应。说明了单粒子软错误产生的物理机理,包含直接电离、间接电离和电荷收集。明确了临界电荷标准和软错误截面等单粒子软错误的基本计算公式。着重阐述了GEANT4(核物理层级)、TCAD(半导体器件层级)、SPICE(简单的电路层级)和复杂电路级/系统级的多层级结构化的单粒子软错误数值仿真技术。最后,结合后摩尔时代微电子技术的发展趋势,展望了单粒子软错误研究的未来发展。
作者:黄正峰; 李雪健; 鲁迎春; 欧阳一鸣; 方祥圣; 易茂祥; 梁华国; 倪天明 期刊:《计算机辅助设计与图形学学报》 2019年第03期
随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶体管中的N1和N2以及N3和N4构成了堆叠结构来降低存储单元的功耗;其基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效地阻碍了存储单元的翻转.大量的HSPICE仿...
作者:郭宝龙; 王健; 闫允一; 宁伟康 期刊:《计算机工程》 2018年第04期
单粒子翻转所造成的软错误是阻碍微处理器设计的严峻问题,对系统模块进行软防护可以减少软错误的影响,但会増加系统的资源消耗。为找到一组合适的系统防护组合,以DSP C6701芯片为研究对象设计优化方法。建立系统代价和性能的多目标模型,同时对标准粒子群优化算法的迭代更新公式进行改进,利用改进后的离散粒子群优化算法求解所建模型。实验结果表明,该优化方法得到的防护组合能够在提高可靠性的同时,避免増加系统代价。
作者:梁华国; 李昕; 王志; 黄正峰 期刊:《计算机辅助设计与图形学学报》 2017年第08期
随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45nmCMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元的输出节点的状态由另2个C单元的输出节点决定;任意C单元的输出节点发生单粒子翻转后,该锁存器将通过内部互锁的反馈路径将翻转节点恢复正确;在瞬态脉冲消散后没有节点处于高阻态,提出的锁存器适用于...
作者:汪康之; 徐辉; 洪炎; 易茂祥 期刊:《仪表技术与传感器》 2017年第04期
为了解决老化预测传感器中存在软错误问题,采用在老化预测传感器的延迟单元加入C单元的方法。模拟老化预测传感器受到外界干扰并引起软错误的情况,检测传感器的性能。老化预测传感器能够抑制软错误引起的电路失效问题,同时不影响老化预测传感器预测老化的功能,并且相对于其他传感器的稳定性检测器部分面积开销减少了18.75%。
作者:李鹏; 郭维; 邓全; 周宏伟; 赵振宇; 张民选 期刊:《国防科技大学学报》 2016年第05期
新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要...
作者:黄正峰; 倪涛; 欧阳一鸣; 梁华国 期刊:《电子科技大学学报》 2016年第05期
为了能够容忍单粒子多节点翻转,提出了一种新颖的三模互锁加固锁存器。该锁存器使用具有过滤功能的代码字状态保存单元(CWSP)构成三模互锁结构,并在锁存器末端使用CWSP单元实现对单粒子多节点翻转的容错。HSPICE仿真结果表明,相比于三模冗余(TMR)锁存器,该锁存器功耗延迟积(PDP)下降了58.93%;相比于容忍多节点翻转的DNcs—SEU锁器,该锁存器的功耗延迟积下降了41.56%。同时该锁存器具有较低的工艺偏差敏感性。
作者:黄正峰; 钱栋良; 彭小飞; 欧阳一鸣; 易茂祥; 方祥圣 期刊:《微电子学》 2016年第04期
为了缓解瞬态故障引发的软错误,提出一种对单粒子翻转完全免疫的加固锁存器。该锁存器使用4个输入分离的反相器构成双模互锁结构,使用具有过滤瞬态故障能力的C单元作为输出级,采用快速路径设计和钟控设计以提升速度和降低功耗。Hspice仿真结果表明,该电路结构没有未加固节点,所有节点都具有自恢复能力,适用于门控时钟电路。相比于SIN-LC,Cascode ST,FERST,TMR和SEUI加固等类型的锁存器,该锁存器的延迟、功耗、功耗延迟积平均下降82...
作者:贺朝会; 杨秀培; 张卫卫; 褚俊; 任学明; 夏春梅; 王宏全; 肖江波; 李晓林 期刊:《原子能科学技术》 2006年第B09期
存储器的软错误直接关系到产品的可靠性,为比较3种器件的抗软错误能力,实验测量了3种静态存储器(SRAM)的单粒子翻转错误数,计算了单粒子翻转截面和失效率。从单粒子翻转截面角度讲,A166M器件抗α粒子的能力最好,其次为B166M,最差是B200M。从失效率的角度讲,B166M的平均失效率比B200M的小,且两者都比A166M的小。
作者:龚锐; 陈微; 刘芳; 戴葵; 王志英 期刊:《计算机学报》 2007年第10期
文中给出一种容软错误高可靠微控制器FT51.首先它具有基于异步电路的时空三模冗余结构,采用此结构可以对时序逻辑单事件翻转(SEU)和组合逻辑单事件瞬态(SET)进行防护.所有的片内存储器采用Hamming编码进行防护.针对现有控制流检测的不足,该设计采用了软硬件结合的控制流检测与恢复机制.FT51在HJTC0.25μm工艺下进行了实现,与未经加固的版本相比,其额外的面积开销为80.6%,额外的性能开销为19%~133%.文中还提出了...
作者:徐建军; 谭庆平; 熊磊; 叶俊 期刊:《电子学报》 2011年第03期
宇宙射线辐射所导致的软错误是航天计算面临的最主要挑战之一.而随着集成电路制造工艺的持续进步,现代处理器的计算可信性日益面临着软错误的严重威胁.当前,很少有研究从软件角度分析软错误对系统可靠性的影响.在程序汇编代码的基础上,提出一种针对软错误的程序可靠性定量分析方法PRASE,并且提出基本块分析法和3条运算定律以改进其分析效率.实验表明软错误对程序可靠性的影响与程序自身结构密切相关,同时分析结果还指出在软错误影...
文章简要介绍了晶体管级的双指数电流脉冲故障注入方法和软错误率的计算方法,在此基础上提出了一种对软错误具有防护作用的DIL-SET时序单元.DIL-SET时序单元的原理是在输出端使用C单元,并在单元的内部构建双模冗余的微小结构,能够使内部节点的关键电荷得到显著提高,使得DIL-SET的抗SEU能力明显增强.DIL-SET的功能具有很好的可扩展性,并能够结合时差技术对SET进行防护.
作者:赵海涛; 于登云; 吕欣琦; 张兆国; 郑晋军; 张庆祥 期刊:《宇航学报》 2016年第05期
针对当前航天器研制中日益突出的单粒子防护量化设计问题,分析了单粒子软错误对航天器影响的特征,建立了评估器件或设备单粒子软错误对航天器影响的危害时间模型,给出了航天器单粒子防护薄弱点的识别方法和步骤,为改进航天器单粒子防护设计提供了客观依据。
作者:孙岩 高昌垒 李少青 张民选 期刊:《国防科技大学学报》 2009年第05期
随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题。使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法。总结了常用的软错误免疫寄存器结构,并使用可靠性分析方法对8种寄存器进行量化研究和比较,得出双模时空冗余寄存器具有更高的可靠度;针对现有可靠寄存器开销较大的缺点,设计了一种基于时钟延时的动态主级时空双模冗余寄...
作者:吴珍妮 梁华国 黄正峰 陈秀美 曹源 期刊:《微型机与应用》 2010年第09期
随着集成电路特征尺寸进入纳米级,高能粒子造成的软错误已对电路的正常工作构成严重威胁。流水线电路具有工作频率高、时序单元数量多的特点,易受软错误影响。本文对时序单元进行容错性能分析,并结合流水线电路的特点,利用新型容错时序单元结构,提出了一种容软错误的流水线电路设计方案。
作者:陈帆 于海 期刊:《航空计算技术》 2009年第06期
由于辐射而在电路的时序逻辑部分和组合逻辑部分产生的逻辑软错误已经逐渐成为阻碍系统可靠性和稳定性的主要威胁。提出了一种结合了基于主/g.1atch设计和改进的时间冗余策略两种技术的容错体系结构,通过ISCAS’89测试基准电路进行验证并对实验结果的分析发现,该容错体系结构获得了很高的容错性能。
作者:朱丹 李暾 李思昆 期刊:《计算机辅助设计与图形学学报》 2011年第03期
由于经典的基于故障模拟的软错误可靠性分析方法不完备,而已有的基于形式化技术的方法虽然完备却又需要经验和专家支持.为此,提出一种由故障传播特征和等价性检查技术指导的软错误可靠性分析方法.首先提出故障传播时序依赖图,并利用它来提取软错误的传播行为特征;然后基于得到的故障传播行为特征对时序单元发生软错误后的电路与原电路进行等价性检查,以识别电路中对软错误敏感的时序单元.实验结果表明,文中方法不仅可以筛...
作者:张小林 杨根庆 李华旺 张宇宁 期刊:《宇航学报》 2009年第05期
目前对星载计算机的研究主要集中在可靠性上,一直没有重视功耗问题,高可靠和低功耗已经成为高可信系统设计中面临的主要挑战。针对这一需求,研究了星载计算机系统设计中可靠性和功耗的协同优化问题,构建了组合使用动态可靠性管理,动态功耗管理,以及动态电压和频率调整的协同均衡优化整数规划模型,然后提出低功耗任务调度,可靠性约束的动态电压调整以及算法的求精的三步启发式求解算法。并对不同的方案进行了仿真验证,在保...