作者:蔡美妆; 许俊盛 期刊:《海峡药学》 2019年第12期
作者:付凌云; 杨非; 陈婷婷; 陈妍; 陶玲; 沈祥春; 徐旖旎 期刊:《贵州医科大学学报》 2020年第01期
作者:马百坤; 郭利利; 方蓉; 徐东刚 期刊:《中国生物化学与分子生物学报》 2005年第02期
载脂蛋白A Ⅰ(apolipoprotein A-Ⅰ,ApoA Ⅰ)由肝和小肠合成,结合其它载脂蛋白、游离胆固醇等血脂后以脂蛋白的形式进入血液循环.ApoaA Ⅰ的主要功能是,在脂蛋白的代谢过程中,ApoA Ⅰ不仅维持脂蛋白的结构和作为HDL受体的配体,还作为激活卵磷脂胆固醇酰基转移酶(LCAT)的重要辅助因子,激活LCAT的活性,参与胆固醇的酯化.ApoA Ⅰ在胆固醇逆转运(reverse cholesterol transport,RCT)过程中起关键作用,促进组织细胞内胆固醇的清除,避免...
作者:李慧芳; 杨贵荣; 杨长春 期刊:《中国医药科学》 2019年第24期
血脂异常已成为威胁人类健康的重要因素。他汀类药物作为指南推荐的调脂一线用药,其有效性和安全性已得到了国内外学者的广泛认可,但部分患者存在“他汀抵抗”或“他汀不耐受”及其他不良反应也同样不容忽视。本文介绍了目前已研究应用的7大类非他汀类降脂药物,简述了各类非他汀类药物的作用机制。通过回顾归纳各类他汀类药物的研究应用进展,强调非他汀类药物作为辅助他汀类药物联合降脂的重要作用,指出未来非他汀类药物研究发展的...
作者:李梅; 唐永钦; 李祥 期刊:《安徽医药》 2020年第01期
作者:黎家耀; 王晗; 姚洪辉; 张嘉荣; 曾景华 期刊:《信息与电脑》 2019年第24期
为了达到低成本实现高精度大长度光栅尺测量的目的,笔者使用FPGA设计一个精度高、反应迅速的BiSS通讯的双读数头绝对式光栅尺测量控制电路。首先,通过对BiSS通讯协议原理与双读数头测量原理的研究,笔者在QUARTUS II软件开发平台上使用Verilog HDL语言来完成各个模块的描述、编译,然后在第三方仿真工具Modelsim中对其进行调试与模拟仿真实验。仿真实验结果证明,系统可实现100 kHz的传输速率,数据最大延时为41 ns,接收及计算数据正确...
作者:赵厚科; 李祖君 期刊:《佳木斯大学学报》 2019年第06期
抢答模块和锁存模块的基本实现是抢答器,抢答器是比赛和竞赛中一种常用且必备的装置,其原理是一种非常典型的数字逻辑电路,其中含有时序逻辑电路和基本逻辑电路组成,其项目包含D触发器,锁存器,分频器,7段数码管的译码器,主持人按开始按钮示意开始抢答,本文将使用Verilog HDL语言实现其功能,并通过对抢答器电路设计的分析加深对其功能实现电路的认识和理解。
作者:查爱萍; 陈晓侠; 程晓青 期刊:《中国医药指南》 2019年第34期
作者:陈明霞 期刊:《家庭医药快乐养生》 2019年第10期
随着生活水平的改善及体力活动的减少,越来越多的人被'高血脂'俘虏。一旦被高血脂纠缠上,其'狐朋狗友'如高血压、糖尿病、肝病等,也都有极大兴趣想和你亲近。所以,别把高脂血症不当回事。血脂如泥沙,阻碍血液通行血脂是血液中所含类脂质的总称,主要由胆固醇和甘油三酯构成,胆固醇又分高密度脂蛋白胆固醇(HDL-C)、低密度脂蛋白胆固醇(LDL-C)和极低密度脂蛋白胆固醇(VLDL-C)等。
作者:马俊; 盛权为; 谢长焱 期刊:《长沙医学院学报》 2005年第02期
本文阐述了电子设计自动化(EDA)软件工具的发展趋势;结合所给出的EDA工程设计流程图介绍了其工程设计的方法,并对设计步骤作了相应的解释和说明。
作者:应三丛; 张行 期刊:《工程科学与技术》 2008年第03期
为了实现军航管制系统中雷达数据的可靠传输,根据HDLC协议的帧结构和循环冗余校验(CRC)原理,提出了一种新型的基于并行机制的HDLC协议控制器,讨论采用FPGA新技术实现HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块的方法。在FPGA内部采用硬件描述语言(HDL)并行设计多通道的高级数据链路控制(HDLC)协议控制器,该协议控制器有效利用FPGA的片内硬件资源,实现了并行解析和生成多通道的HDLC协议报文,提高了数据通信系...
作者:刘亮; 林福江; 杨莹 期刊:《信息技术与网络安全》 2015年第24期
USB3.0帧同步电路设计的关键在于高速率下串行数据流的帧定位与数据对齐,需同时兼顾高效率和低功耗。使用Verilog HDL描述语言设计了一种基于多相位和并行检测技术的帧同步电路,重点对并行检测电路进行分析和优化。该电路在ISE中编译和仿真,结合数据进行分析,并将仿真结果进行比较验证,证明该电路能满足帧同步的速率和时序要求。
作者:吴炜炜; 岑峰 期刊:《信息技术与网络安全》 2013年第03期
在分析了DCT的原理以及采用蝶形快速算法的实现方法的基础上.提出一种可以实现不同尺寸模块调用的方法。为了达到减少硬件实现上复杂度的目的,DCT处理器采用模块化的思想。将系统划分为不同的功能模块,这样在提高硬件电路通用性的同时增强了DCT在实际应用中的灵活性。使用VerilogHDL硬件描述语言进行参数化RTL级描述,在SUSELinux环境下的NC—Launch软件上进行仿真验证。实验验证了所设计模块功能上的正确性。在应用中,本设计...
作者:刘亮; 林福江 期刊:《信息技术与网络安全》 2015年第19期
根据USB3.0的发送速率要求和高速串行发送原理,使用Verilog HDL描述语言设计了一种基于多相位技术的USB3.0发送电路。电路各模块在ISE中编译和仿真,给出了电路实现的结构图、模块的接口信号以及部分程序和仿真波形图,并将仿真结果进行比较验证,证明多相位技术设计的电路能满足数据发送的准确性和时序要求。
作者:郭宝增; 汪祥春 期刊:《信息技术与网络安全》 2009年第12期
阻塞赋值与非阻塞赋值语句作为verilogHDL语言的最大难点之一,一直困扰着FPGA设计者,而其中的错误又隐晦莫测,理解不透彻会直接导致运用不当,使设计工程达不到预期效果,而排错又相当麻烦。阻塞赋值与非阻塞赋值语句既血脉相连,又有本质的区别。透过原理和实际应用.从不同侧面对阻塞赋值与非阻塞赋值进行剖析,并阐述了阻塞赋值与非阻塞赋值的各自特点及其应用。
作者:汪涛; 徐正安 期刊:《信息技术与网络安全》 2012年第15期
介绍了一种基于FPGA的RISC的设计方法。该方法以Ahera公司的QuartusⅡ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了QuartusⅡ软件的功能,验证了FPGA设计RISC的可行性。