摘要：本文提出了在FPGA平台实现一个高速的4096点的FFT处理器的设计方案。该方案采用了基8算法和流水线结构,提高了FFT的运算速度,节省了FPGA内部的乘法器资源。结果表明,在FPGA时钟频率大于100MHz的条件下,完成了4096点FFT运算,满足了现有TD-LTE系统数据吞吐率的要求。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社