摘要：根据国际电工委员会IEC61000-4-2标准,利用ESS-200AX型ESD模拟器,选用人体-金属模型,测试静电电磁脉冲(ESD EMP)对FPGA的影响,并针对试验结果对故障原因进行分析.试验结果表明:FPGA集成电路抗静电电磁脉冲能力较强,当在FPGA集成电路周围的静电放电电压达到13 kV时,静电电磁脉冲将破坏SRAM的查找表中的数据,致使FPGA功能性损坏,但重新加电可恢复正常.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社