摘要：在65nm和更小的工艺节点下，物理时序效应越来越明显，然而在设计的逻辑和物理视角之间仍然存在差距。在传统的设计流程中，逻辑设计团队在完成芯片的逻辑设计后，物理设计团队才开始设计实际的电路布版，包括逻辑电路的放置、布线。80％～90％的布线都会离功能块比较近，但也会有10％左右的布线距离会比较长，就是这些布线会导致时序闭合变得很困难，必须要通过反复的迭代才能实现设计目标。因此，通常的解决办法是增加时序的裕量，例如增加30％的裕量，但这样做的后果是功耗会增加80％～90％，

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社