摘要：基于经典的带隙基准电路原理,通过优化电路结构和采用寄生NPN晶体管,提出了一种可以降低运放失调电压和等效输入噪声影响的低噪声带隙基准电路。利用运放钳位流过晶体管的电流的比例,降低了运放失调电压和等效输入噪声至带隙输出电压的增益,实现了更稳定的基准电压输出。电路设计采用GSMC 0.18μm工艺,经过Hspice仿真验证,在2.5 V电源电压下,基准输出电压为1.2 V;在(-40~125)℃温度范围内,基准电压温度系数为3.16×10-5/℃;在10 Hz处,噪声密度为2.67μV/√Hz,低频下电源抑制比(PSRR)在95dB以上。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社