摘要：以视频图像中形态学滤波器为研究对象,针对设计集成电路芯片内嵌形态学滤波器的面积和功耗问题,通过使用高层次综合(HLS)方法设计ASIC电路,利用Catapult C综合工具仿真硬件电路,采用65与32nm工艺及不同内存结构的形态学滤波算法以评估硬件电路中特征。结果表明,在65nm工艺下,使用本文提出的多个交错内存硬件算法在电路面积上减少20%,功耗上至少节省36%;在32nm工艺下,使用本文提出的算法在面积上减少3倍,功耗降低1.5倍以上。该算法具有很好的鲁棒性。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社