摘要：针对DVB-T数字电视接收机中TPS信息提取使用的BCH(127,113,t=2)码的(67,53,t=2)缩短码提出了一种新的译码算法,并给出了DVB-T接收芯片中应用该译码算法的TPS信息提取模块的FPGA实现.该算法与传统的BCH译码算法相比,它可同时纠正随机和突发错误,提高纠错能力,并且具有译码速度块,硬件实现复杂度低等优点.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社