摘要：采用数字方法和模拟方法设计了一种最大分辨率为0.15ns级的多路脉冲延迟系统,可以实现对连续脉冲信号的高分辨率可控延迟;采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点,提高了系统反应速度。本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合,具有很强的适用性。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社